帶寬470Gb/s Intel展示處理器直連線纜
當地時間週三，Intel舉行了一場媒體會介紹他們將在下周ISSCC 2010大會上將展示的半導體新技術。除了我們剛剛介紹的32nm Westmere核心細節外，Intel還簡介了一些尚處實驗室階段的未來技術。首先是一項處理器直連技術，可以用一條導線直接連接兩顆處理器封裝，以低功耗提供超高傳輸帶寬。該導線的外觀類似於SLI/CrossFire或筆記本中常見的帶狀線纜，內置47條數據通道，可提供470Gb/s帶寬（每秒傳輸58.8GB數據），而功耗僅有0.7W。 http://news.mydrivers.com/Img/20100204/S11204977.jpg
Intel表示，這種處理器封裝直連技術是為未來的TB級（Tera-scale）設備準備的。這種高性能計算產品每秒需要從一顆處理器向另一顆處理器發送1TB以上的數據，使用傳統技術提供這樣的高帶寬連接功耗將高達150W，而使用這種導線直連技術只需要11W左右。
另一項技術同樣是為未來的TB級計算處理器準備的。Intel在2006年首次提出了80核處理器概念，並於2007年的IDF上進行了首次展示。現在Intel表示，將對這樣的「超多核」處理器引入新技術，改變其管理方法。
通常情況下，Intel和AMD在定義多核處理器額定頻率和電壓，都是以這些核心中最慢的一個為基準決定的。但隨著核心的增多，各個核心間的性能差異肯定會更加明顯。如果在80核處理器中也採用這樣的標準，無疑會大大降低整體性能。因此，Intel將在超多核處理器中引入頻率電壓異步功能，其中一些核心運行在高頻或低電壓下。計算任務到來時，處理器會將其自動分配到合適的核心上。相比之前隨機分配任務的模式，這種新的智能分配方式可節能6%到35%。同時，Intel還將引入一種線程跳轉（Thread hopping）技術，當有更快的核心空閒時，即將工作任務轉移到高速核心上，此技術可再提高能效20%到60%。最後，面對科學計算要求絕對準確的需求，超多核處理器內部將引入偵錯、糾錯機制，因為不需要再為確認結果準確性進行多次重複計算，可提升性能40%，或提高能效21% 科技的進步真的很恐怖
這如果搭配在開機 速度應該很驚人
用在伺服器上 處理戲能應該也是大幅增加
頁:
[1]